

(11) Publication number:

59165285 A

Generated Dogun

PATENT ABSTRACTS OF JAPAN

(21) Application number,

58039230

(22) Application date:

11.03.83

(51) Intl. Cl.: G11C 7/00 G11C 11/34

(30) Priority:

(43) Date of application publication:

18.09.84

(84) Designated contracting

states:

(71) Applicant: HITACHI LTD

(72) Inventor,

MORI HIROFUMI TABEI TAKASHI

(74) Representative:


(54) SEMICONDUCTOR STORAGE **ELEMENT**


(57) Abstract:

PURPOSE: To support plural kinds of high speed operating modes having different read data bit number in the same chip constitution by providing a circuit outputting continuously a data having the designated bit number by control information by means of a storage circuit of the control information and data latch.

CONSTITUTION: When the control informatin set to a register 5c at a phase T3 is "11", data in total 8-bit are outputted in high speed one by one bit from the data latch 3 at phases T2WT9. Simiarly, when the information is "10", data in total 4-bit are outputted sequentially at phases T2WT5, and when "01", data in total 2-bit are outputted sequentially at phases T2, T3. When "00", the mode is selected as the normal operating mode and only the data in 1-bit are outputted at the phase T2. Thus, in the high speed mode, the timing of data output at the 2nd-bit and succeeding is controlled by a count pulse generating circuit 8.

COPYRIGHT: (C)1984,JPO&Japio





RAMBUS

Ref -7

R7

(B) 日本国特許庁 (JP)

の特許出願公開

◎公開特許公報(A)

昭59—165285

⑤Int. Cl.¹G 11 C 7/0011/34

觀別記号

庁内整理番号 6549—5B 6549—5B ④公開 昭和59年(1984)9月18日

発明の数·1 審査請求 未請求

(全:3 頁)

9半導体記憶素子

砂特 顧 昭58—39230

②出 顧昭58(1983)3月11日

@発明者 華廣文

秦野市堀山下 1 禄地株式会社 8 立製作所神奈川工場内 **砂**発 明 者 田部井隆

秦野市堀山下1番地株式会社日 立製作所神奈川工場内

切出 顧 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

個代理 人,弁理士、高橋明夫 外1名

却

1. 强男の名称

半導体配位量子

2.骨許豫水の聡幽

複数のメモリブロックを同時にアクセスして設 メモリプロックのそれぞれから記憶データをデー タラッチに同時に配み出す構成の牛媒体記憶業子 において、制御情報を保持する削略と、強制配情 報にしたがって設データラッチからのデータ出力 を制御し、数テータラッチから設制御情報で存定 されるビット数分のデータを連続的に出力させる 同路とを値えることを制数とする半進体記憶要子。 3.発明の評断な説明

(現の利用分野)

本発明は半導体配体素子の強し、特に高速動作 セードを有する半導体配体素子の調する。

(従来技術)

コプルモードと呼ばれる高速粒作モードを持つ 半率体配偶象子がある。これは、複数のメモリア、 ロックを同時にアクセスして連続した4 ビットの 記録ケータをアータファナル説み出し、メモリア ロッタのアクセスを繰り返えすことなく、アータ ファナから連径した千ピット(ニアル)のテータ を1ピットずつ高速に出力する確応である。

一般に、このようなニナルモードによれば、通常のモードに比べメモリアクセス時間を大幅に短離できるが、低方、用途によっては、2 ビットさたは8 ビットのアータを連絡的に高級成分出してきる方が好せしいこともある。しかし、連続競分出しアータのビット数の異なる半急体配位ま子を別々のメモリチップとして何地類も生金するのでは、生産性や生産コストの両で一般に不利である。【発明の目的】

本発明は配上の点に低み、同一のチップ機成で、 通続的に使み出すアータビット数の異なる複数複 無の高速動作モードをサポートする半等体配置を 子を提供することを自的とする。

【菊明の微製】

本発明は、独区のメモリフロックを同時にアク セスして継メモリブロックのそれぞれから配住ア

特別時 59-165285 (2)

一タをデータラッチに同時に既み出す被应の半導体配像業子において、創御情報を保持する団路と、 設制御情報にしたがって拡データラッチからのデータ出力を制御し、はデータラッテから設制制信 弾で指定されるヒット似分のデータを連続的に出 力させる回路とを設けるととを停むとするもので ある。

【発明の実施例】

第1回付本発明化よる一製施例である 256K RAMのフロック図であり、第2回はその動作を示すタイミング図である。

第1回にないて、1はメモリセルを256行×
128列のマトリタスに配列したメモリブロック
でもり、これは8ブロックある。各メモリブロック
り1は128部のセンスアンブ2を持ち、また各
メモリフロック1当り1似ずつのアータラ。チ3
か設けられている。4はセレタタ、5 ** は8 ピット
のレンスタ、5 ** は2 ピットのレンスタである。
カウンタとしても動作するものである。6 ** ~*

B。はアコーダ、7はタイミング発生回路、8はカタントバルス発生回路、9はオブ国路である。A。 A。 ME は外配から入力されるアドレス信号、 RAS · CAS ·

次に、第2回のタイミンタ図を卸照しながら、 本実施例のデータ続出し動作を脱引する。

RAS 信号の立ち下がるフェースで、化、アドレス 信号 A A ー A I のうちの B ヒットの内容 (行アドレス) がレジスタ 5 a 化、強り 1 ヒットの内容 がレジスタ 5 b にそれぞれう。テされる (このう

ッテのタイミンタはタイミング信号ので制御される)。アコーダ6。はレジスタ5。の内容をデコードし、全メモリプロック1の数当する1つの行のワード酸を取取する(この駆動のタイミングはタイミング信号的で制御される)。

る1ピットのデータをデータ出力信号Door として出力する。これら各動作のダイミングはダイミング信号叫で割倒される。

次のフェースで』で、アドレス信号 A』 ~Aェ のうちの2ヒットの内容(制御情報)がレジスタ 5。 にりょかされる。 アコーダ6 a はレリスタ 5 。 心ラッチされた前御情報をテコードし、制御 情報が"00"ならば出力確立に、「01"なら 出刀取りに、"10~なら出力能とに、"11~ たら出力報とに、それぞれ、1 7 信号を出す。こ れらの動作タイミングはタイミング信号叫により 制御される。カウントペルス発生回路8は、出力 森。に"1"信号が出たときは動作したいが、出 刀無らに、1 で信号が出たとをはフェーズで』で カウントパルス12を1発送出する。をた、出力 組ょに「1~信号が出たときはフェーメチョー T。のそれぞれに1発すつ計3発のカタントペル ス12か、出力頭はに"1"信号が出たときはフ ューメエン・エ。のそれぞれに1分ずつ計7分の カワントペルス18が、カウントペルス発生国路

特開昭-59~165285 (3).

8から送出される。

レンスタ5 bはフェーズT1 ・T3 でクッテした値を初期値として、オア回路 9 を通じカタント

パルスを与えられる世に1 ずつカウントで1111で

た適した低は、000 がからカウントを再開する
ようにたっている。セレタタ4は、レンスタ5 b

のカクント値に対応するアータラッテ3を選択し、
その保持アータをアータ的力信号 Dout として出
力する。

合は西巡跡やモードではなく通常動作モードとなり、フェーズで1 ピットのアータが出力されるだけである(フェーズで、~で、は無い)。 このように、高速動作モードにおいては、2 ピット 日以降のアーダ出力のダイミングはカワントパルス発生回路8 によって別側される。

カン、空込み動作についても試み出し動作と向 使であり、詳細は名略する。

ととて付雪すれば、前記実施例では制御的社を プドレス信号A。~A。から取り込み、レンスタ 5。にクッチするようにしたが、他の外部信号、 例えばナータ入力信号 Pin から取り込むようにして なよい。また、動作モードを固定してもよい場合は、レンスタ5 cの内容、つまり削御信報をハードウエア的に固定してもよい。さらに、 西連助作モードで主統的に跳み出すビット数は、レジスタ5 cのビット数を増加する毎によって、 4 個型以上に割り替え可能とすることができる。

〔元明の効果〕

以上野巡したように本発明によれば、同一構成

のメモリナップを用いて、飲み出しデータビット 数のあをる1短型以上の高速動作モーンをサポー トナる中導体配位素子を実現できる。

4.図図の簡単な説明.

塩1図は本発明の一支剤例を示すアロック図、
第2図は同臭剤例の動作を取明するためのタイミング図である。

1 …メモリプロック、3 …アータラッチ、4 … セレクダ、5 。~5 c …レジエタ、6 a ~ 6 c … アコーダ、7 …タイミング発生回路、8 …カウン トペルス発生回路。

代理人 弁理士 高 雅 明 夫

